産総研と東京大学、AI機能付DAS集積システムの開発などを行う「AIDL」を設立

実空間からのビッグデータを高効率に処理するためには、エッジ側(※1)でAI処理を行うことができるエッジコンピューティングが重要になる。

エッジ側では、AI処理を行うデジタル回路、データ取得や通信のためのセンサーやアナログ回路を併せて搭載する必要があるが、限られた電力やスペースの中でデータ取得(センシング)、通信(アナログ)、データ処理(デジタル)のシステム全体を最適化するためには、デジタル・アナログ・センサー(以下、DAS)統合設計技術(※2)が必要不可欠となる。

国立研究開発法人 産業技術総合研究所(以下、産総研)エレクトロニクス・製造領域(以下、エレ製造領域)では、センサーおよびAIチップを開発しており、実際に脳活動計測用センサーや独自FPGA(※3)をはじめとする集積回路開発も行っている。

一方、国立大学法人 東京大学(以下、東大)大規模集積システム設計教育研究センター(以下、VDEC)では、半導体集積回路設計についての研究が行われている。また、デジタル回路のみならず、アナログ回路やMEMS回路(※4)の開発ならびに計測、検証、評価に関しても実績を有している。

そこで、産総研エレ製造領域は、「産総研・東大 AIチップデザインオープンイノベーションラボラトリ(以下、AIDL)」を東大VDECと共同で設立した。

新たな産総研の拠点であるAIDLは東大浅野キャンパス内に設置され、東大の集積回路設計・評価・計測技術と産総研のシステム応用技術を合わせ、エッジ側で高効率なデータ取得と処理を可能とするAI機能付DAS集積システムの設計・検証・評価・計測といった開発環境を構築し、システム開発を推進する。さらに、構築した集積回路開発環境や、開発したシステムを産業界に橋渡しを行い、日本のAIチップ開発の加速を目指すとした。

AIDLで行う主な研究は以下の通り。

  1. DAS集積システムの設計・検証・評価手法の研究
    AI機能付DAS集積システムを実現するためのアナログ・デジタル要素技術やシステムアーキテクチャー(※5)、設計検証手法の研究を行う。
  2. AI機能を回路に実装するための基盤研究
    AI処理に適したFPGAアーキテクチャーの探索、ならびにAI処理に特化したFPGA開発アセットの構築、およびAIアクセラレーターを用いた医療用、工業用などの画像解析応用技術の開拓などのAI実装技術の研究開発を行う。
  3. 脳活動計測用のAI機能付きDAS集積システムの開発
    ヒトの身体機能、認知機能などを補助する一手法として、電気・光・磁気などによる脳活動計測を行うことや刺激を与えることは有効なアプローチであることが知られている。同研究テーマでは、これらの計測・刺激を行うためのデバイスとして、センサー・アナログ・デジタルLSIおよび信号処理に関する基盤技術の創出と、これらを活用した脳活動計測応用(ブレインマシンインターフェース:BMIなど)に向けたシステム開発を行う。

なお、産総研のオープンイノベーションラボラトリ(OIL)は、産総研の第4期中長期計画(2015度~2019年度)で掲げている「橋渡し」を推進する新たな研究組織の形態で、AIDLがその第8号となる。東大としては、2016年に東大柏キャンパス内に設置されたOPERANDO-OILに続き第2号となる。

※1 スマートフォンやIoT機器などのような通信ネットワークの末端部分。
※2 デジタル回路、アナログ回路、センサー回路を搭載するシステムを最適に設計するための技術。
※3 Field Programmable Gate Arrayの略称。利用者が機能を書き換えることが可能な半導体集積回路。
※4 電子部品や機械部品をひとまとめにした1000分の1mmレベルの非常に小さな回路。
※5 ここでは電子回路の回路構成のことを示す。

【関連リンク】
提供:国立研究開発法人産業技術総合研究所(産総研)

Previous

三菱電機、プリント基板に実装可能な「金属腐食センサー」開発

日野自動車とHacobu、CASE時代を見据えたIoT・クラウド活用のオープンな物流情報プラットフォームの形成で協力

Next