ザイン、東京大学との共同研究による、ノイズ耐性を改善した、高速起動完全デジタル型CDR技術開発に成功

高速インターフェースや画像処理分野のミックスドシグナルLSI企業のザインエレクトロニクス株式会社は、東京大学との継続的な共同研究の成果として、完全デジタル型クロック・データ・リカバリ（CDR）技術を一層進化させ、高速ロック特性と待機時電力を抜本削減できる特長を維持しつつ、高速起動後の新規周波数追従機能によりノイズ耐性を向上したCDR技術の開発に成功し、同技術開発成果のうち、知的財産権化が必要な技術について、特許出願を完了したと発表した。

研究開発の背景と課題

近年、デジタル化とIoTおよびビッグデータ活用の普及により、モバイルデバイスからサーバーに至るまで、デジタル機器が取り扱うデータ量は飛躍的に増大し、このため、データ伝送速度と消費電力はシステム構成上の重要な要素となった。デジタル機器の電力消費環境には制約があることから、可能な限りの削減が必要となっている。

同社は東京大学との共同研究により、モバイル機器等アプリケーションの特徴であるバースト・モード（モバイル機器の動作パターンの断続的な状態）に対応して、待機時消費電力と復帰速度に優れた特性を持つ完全デジタル型CDR技術を既に開発している。これを継続した共同研究を通じて、待機時低消費電力と起動時高速性能を維持しつつ、起動後のノイズ耐性を向上することにより、定常時のさらなる安定動作を実現できるCDR技術の開発に成功した。

共同研究による開発成果

今回、同社が東京大学と共同開発した高速起動完全デジタル型CDR技術は、起動後の位相同期回路（PLL）の動作を工夫する技術であり、これによりデジタル型CDR回路のノイズ耐性の向上に成功。

従来、同社が東京大学との共同研究を通じて確立した特長（レファレンス回路を不要とし、待機時からわずか４ビットの予備信号のみで高速特性での周波数追随（ロック）が可能、かつ、小面積の実現が可能）を維持しながら、データ復調時の失敗の原因となるノイズの影響を解消することにより、定常状態の安定動作を可能とする新方式を確立するものだ。

デジタル可変遅延素子および制御回路で構成される新規周波数追従機能を搭載したCDRとすることにより、入力信号の立ち上り情報の有無に対応したデジタル可変遅延素子選択と遅延時間の動的制御を行う方法を実現し、従来の完全デジタル型CDRを約10倍上回るノイズ耐性、広範な周波数レンジ、微細な周波数解像度を実現した。

同成果は、同社と東京大学大学院工学系研究科の浅田邦博教授、名倉徹准教授、飯塚哲也准教授をはじめとする研究グループにより実現された。